コンピューティングアーキテクチャ特論Ⅲ (140003) Advanced Computing Architecture Ⅲ (140003)
 
◇ 担当教員 Instructor : 中島 康彦(Yasuhiko Nakashima / なかしま やすひこ)、 高前田 伸也(Shinya Takamaeda / たかまえだ しんや)、
Tran Thi Hong
◇ 単位数 Credits : 1単位 ◇ 選択・必修 Required/Elective : 必修 ◇ 講義室 Room : 
◇ 講義スタイル Style : 演習/公開
◇ 開講時期 Quarter : 特論毎に異なる

◇ 授業目的 Course goals : あらゆるコンピュータにはCPUなどのLSIが搭載されており、社会基盤と欠かすことのできないものである。近年では特に、ユーザが自由に回路を構成することができる集積回路FPGA (Field Programmable Gate Array)を搭載する安価なプラットフォームが普及しつつあり、個人レベルでも専用ハードウェアの設計が可能となった。本講義では、高効率なLSIおよびFPGAシステムを設計するための知識と技術の習得を目的として、ハードウェア記述言語を用いたハードウェア開発に取り組む。

Any kinds of computers have LSIs, such as CPUs, which are essential components of our daily lives. FPGA (Field Programmable Gate Array), a customizable integrated circuit, is available very easily, so that anyone can develop an innovative and application-specific hardware system by using FPGAs. The purpose of this lecture is to obtain the knowledge and skills for designing a highly efficient LSI and FPGA system. In this lecture, students develop a custom hardware by using a hardware description language.
◇ 授業内容 Course description : デジタル回路設計の入門として、基本的な組み合わせ回路と順序回路をVerilog HDLを用いて設計し、Verilogソフトウェアシミュレータ上で回路の振る舞いを確認する。その後、実際のFPGA上に、LED点滅回路(Lチカ)やステートマシンを含む回路、メモリシステムの設計を経て、本格的なハードウェアの開発に取り組む。題材には、プロセッサまたはゲーム対戦ハードウェアを予定している。必要に応じて、一般のプログラミング言語からVerilog HDL記述を生成できる高位合成コンパイラを利用し、開発を加速する。

Students develop a custom circuit on an FPGA by using Verilog HDL, a hardware description language. As the preliminary training of digital circuit design, the students implement a tiny combinational circuit and sequential circuit by using Verilog HDL, and then verify the behavior of the circuits on Verilog software simulator. Then the students develop an LED blinking hardware, finite state machines, memory systems, and some complicated hardwares. The target applications will be a processor or game playing hardware. If needed, high-level synthesis compilers can be used to improve implementation efficiency.

◇ 教科書 Textbook : 講義スライドを下記ウェブページに掲載する。
Lecture slides will be uploaded on the following web page.

http://arch.naist.jp/~shinya/lecture/index.html
◇ 参考書 Reference materials : ヘネシー&パターソン コンピュータアーキテクチャ 定量的アプローチ 第5版
John L. Hennessy, David A. Patterson, Computer Architecture: A Quantitative Approach 5th Edition
ASIC World, http://www.asic-world.com/verilog/index.html

その他、必要な資料は随時配布する。

If needed, supplemental will be provided.
◇ 履修条件 Prerequisites : 特になし

There is no requirement.
◇ 成績評価 Grading : 開発したシステムの内容およびプレゼンテーションの内容に基づいて教員が評価する。

Your final score will be calculated based on the developed hardware and presentation quality.
◇ オフィスアワー Office Hours : B405号室に在室時はいつでもよい。あらかじめメールや電話 (5302) などで予約することを推奨する。

You are welcomed to visit us at B405 (Phone 5302). Please check via email or internal phone line.
◇ 講義関連URL URL :
Lecture
◇ 配布資料 Handouts : 現在、配布資料はありません。